ldr r1,[r6,+r3]
만약 이 instruction 에서 문제가 발생했다고 하자.
구문을 해석하자면
r1 = *(r6 + r3)
입니다.
r6+r3 에서 나오는 주소에 문제가 있어서 SIGSEGV 가 발생하였는데
이때 r1 에 영향이 없을것 같은데
r1 에는 0 이 대입됩니다.
ARM - coretex 입니다.
'Programming > ARM' 카테고리의 다른 글
| Cache - Flush, clean, Invalidate (0) | 2010.06.24 |
|---|---|
| L1, L2 cache 와 I cache, D cache 의 관계 (2) | 2010.05.04 |
| arm cache 의 속성과 셋팅 (2) (0) | 2010.02.01 |
| MMU 의 section register 의 의미 (0) | 2010.02.01 |
| arm cache 의 속성과 셋팅 (1) (0) | 2010.02.01 |